AREA

CAPAPACITACION

Director Académico: Juan Cousseau

Se graduó de Ing. Electricista (UNS, 1983), de MSc. y PhD. in Electrical Engineering en COPPE – Universidade Federal do Rio de Janeiro, Brasil, en 1989 y 1993, respectivamente. Es Profesor en el Departamento de Ingeniería Eléctrica y Computadoras, Universidad Nacional del Sur e Investigador del Consejo Nacional de Investigaciones en Ciencia y Técnica (CONICET). Actualmente es Director de Investigación y Desarrollo de las Fundación FULGOR y la Fundación TARPUY.

Diseño Físico (Layout) de Circuitos Integrados Digitales

Docente:
Ing. Ignacio Lombardo
Ing Jorge Montaño

Duración:

Contenido Mínimo:
  • Introducción al flujo de ASIC: desde RTL hasta GDSII, etapas, herramientas y entregables.
  • Floorplan & Power: particiones, macros, clock/power planning, IR-drop y electromigración.
  • Placement & CTS: estrategias de ubicación, optimización física y síntesis del árbol de clocks.
  • Routing & Sign-off: ruteo, timing closure (setup/hold), SI, DRC/DFM, extracción y análisis final.
  • ECOs y preparación de tape-out: metodologías, validaciones finales y criterios de liberación.

Protocolos de Comunicaciones en Sistemas Digitales y Embebidos

Diseño de Circuitos Analógicos

Docente:
Ing. Galetto Agustin
Ing. Passetti Leandro

Duración:

Contenido Mínimo:
  • Introducción a CMOS
  • Amplificadores de una etapa
  • Amplificadores diferenciales
  • Espejos de corriente
  • Respuesta en frecuencia
  • Ruido
  • Realimentación
  • Amplificadores de dos etapas

Proyecto Integrador:
Amplificador Operacional Miller

Robótica e Inteligencia Artificial

Ing. Francisco Guillermo Gutiérrez Director de Robótica e IA - Fundación Fulgor Ingeniero electrónico y magíster en control automático con más de 20 años de experiencia liderando la innovación tecnológica. Combina su rol como Director del Centro de Automatización y Robótica (CUDAR-UTN) y CEO de una empresa de desarrollo de sistemas digitales complejos (Seltron) para impulsar, desde la Fundación Fulgor, proyectos de Robótica e Inteligencia Artificial con un firme compromiso social y de transferencia tecnológica.

Sistemas embebidos en Robótica.

Docente:
Marcelo Saiki.
Duración: 36hs.

Contenidos Mínimos.
Fundamentos de Sistemas Embebidos. Comunicaciones en sistemas embebidos.
Periféricos. Control en Tiempo Real con FreeRTOS.Integración con ROS 2 usando micro-ROS.

Proyecto Integrador:
Robot móvil diferencial con firmware FreeRTOS + micro-ROS que publica odometría y recibe comandos de movimiento desde ROS 2.

ROS 2 y Navegación Autónoma con SLAM.

Docente:
Ing. Bruno Tolaba.
Ing. Agustin Bean.

Duración: 36hs.

Contenido Mínimo:
Fundamentos de ROS 2. Modelado y SLAM. Navegación Autónoma con Nav2.

Proyecto Integrador:
Robot físico que navega de manera autónoma en un entorno real, usando ROS 2 (SLAM + Nav2) con el firmware embebido.

Fundamentos de robótica. Cinemática y Dinámica. Sistemas de control.

Docente:
Mgter.Ing. Francisco Guillermo Gutiérrez

Duración: 36hs.

Contenido Mínimo:
Modelado de sistemas dinámicos. Cinemática y dinámica de robots. Grados de libertad. Técnicas de control lineal en tiempo continuo. Control digital. Control óptimo (LQR, MPC).Integración de sensores avanzados (IMU, Lidar, cámaras) para la realimentación.

Proyecto Integrador:
Controlar un brazo robótico.

Percepción Robótica.

Docente:
Mgter.Ing. Francisco Guillermo Gutiérrez.

Duración: 36hs.

Contenido Mínimo:
Instrumentación Robótica. Señales, ADC y Comunicaciones Básicas. Encoders. IMUs.Sensores de Fuerza y Tacto. Sensores de Distancia por Luz y Sonido.Sensores de Distancia y Mapeo. Sensores de Distancia y Mapeo. Actuadores.

Proyecto Integrador:
Diseñar y construir un sistema sensorial y de actuación para un brazo robótico.

Comunicaciones Digitales I.

Docente:
Dr. Ing. Horacio A. Mendoza.
Ingeniero Electrónico, Master y Doctor en Ciencias de la Ingeniería de la UNC. Intereses en procesamiento digital de señales para sistemas de comunicaciones MIMO, algoritmos adaptativos de detección de señales y recolección de datos aplicados a Internet de las Cosas.

Duración: 120 hs

Contenido Mínimo:
Unidad 1: Intro señales en tiempo discreto y en frecuencia. Filtros digitales: FIR vs IIR. Conversores A/D & D/A. Procesos estocásticos.
Unidad 2: Conceptos fundamentales de las comunicaciones digitales. Esquemas de transmisión.
Unidad 3: Conceptos fundamentales de las comunicaciones digitales. Modelado del canal.
Unidad 4: Algoritmos y esquemas de recepción.
Unidad 5: Algoritmos de Ecualización.
Unidad 6: PLL y recuperación de portadora.
Unidad 7: Sincronización de reloj.

Proyecto Integrador:
Implementación de un módulo de procesamiento de señal en un simulador de eventos en punto fijo.

Comunicaciones Digitales II.

Docentes:

Ing. Bravo Ignacio: Ingeniero electrónico graduado en la UTN sede Córdoba. Exalumno y becario de la Fundación Fulgor.
Durante su experiencia en la industria de semiconductores —en empresas como Marvell, Lumentum y Celero Communications— se desempeñó en el diseño y la evaluación de algoritmos de procesamiento digital de señales aplicados a comunicaciones ópticas coherentes.

Ing. Saliba Joel: Ingeniero electrónico graduado en la UNC. Exalumno y becario de la Fundación Fulgor. Durante su experiencia en la industria de semiconductores —en empresas como Marvell y Celero Communications— se desempeñó en el diseño y la evaluación de algoritmos de procesamiento digital de señales aplicados a comunicaciones ópticas coherentes y a comunicaciones Ethernet para automóviles.

Duración: 128 hs

Contenido Mínimo:
Procesamiento digital de señales en paralelo. Conversores digitales-analógicos y analógicos-digitales. Revisión de conceptos básicos de física, ecuaciones de Maxwell y álgebra de Jones. Modulador óptico coherente. Laser. Receptor óptico coherente. Fibra óptica y modelado: dispersión cromática, retardo de grupo diferencial, dispersión por modo de polarización. Concepto de link budget. Compensación de dispersión cromática. Ecualizador adaptativo MIMO 4x4. Recuperación de portadora: adquisición y seguimiento. Normalizador de Gram Schmidt. Compensación de desperfectos de transmisión. Algoritmo BPS. Secuencia de startup.

Proyecto Integrador:
Caracterización de arquitectura de procesamiento digital de señales para comunicaciones ópticas coherentes basado en simulaciones.

Diseño e Implementación de Circuitos Digitales en FPGA

Diseño e Implementación de Circuitos Digitales en FPGA

Docentes:
Ing. Pesce Agustin: Ingeniero electrónico graduado en la UTN sede Córdoba. Actualmente trabaja en Celero como Senior A en el área de FEC, con experiencia en el flujo completo de diseño de chips e implementaciones en FPGA. Cuenta con un curso de posgrado en DSP finalizado en la Universidad de Oxford y ha participado en el desarrollo de un chip aportando en la implementación del bloque DSP
Ing. Garaventta Pascual Santiago: Ingeniero electrónico graduado en la UNLP. Fue docente en la Facultad de Ingeniería de la UNLP (2020-2024). Mejor promedio Ing. Electrónica (Cohorte 2023). Actualmente trabaja en Celero Communications como Senior A Engineer en el área de DSP-RTL. Durante su experiencia en la industria de semiconductores —en Celero Communications— trabajó en el diseño, evaluación e implementación en RTL de algoritmos de procesamiento digital de señales aplicados a las comunicaciones ópticas coherentes.
Ing. Torres Alberto Jose Francisco: Ingeniero electrónico graduado en la UNLP. Actualmente trabaja en Celero Communications como Senior A Engineer en el área de DSP-RTL. Durante su experiencia en la industria de semiconductores —en Celero Communications— trabajó en el diseño, evaluación e implementación en RTL de algoritmos de procesamiento digital de señales aplicados a las comunicaciones ópticas coherentes.

Duración: 120 hs (8 meses, Abril-Diciembre 2026)

Contenido Mínimo:
Unidad 1: Fundamentos de Diseño RTL con SystemVerilog. Simulación básica.
Unidad 2: Desarrollo de testbenches, assertions, autochecking y debug de waveforms.
Unidad 3: Verificación funcional y análisis de cobertura. Métricas y cover properties.
Unidad 4: Linting y análisis estático. Automatización con TCL.
Unidad 5: Síntesis lógica. Constraints, optimización y análisis de potencia.
Unidad 6: Síntesis física. Floorplanning, placement, CTS, routing y timing closure.
Unidad 7: Gate Level Simulation (GLS) con timing real. Validación temporal.
Unidad 8: Verificación de equivalencia lógica (LEC) y flujo de ECO.

Proyecto Integrador:
Implementación completa de un módulo digital (FSM, FIFO, CRC o ALU) recorriendo el flujo ASIC completo: codificación RTL, verificación con assertions y cobertura, linting, síntesis lógica y física, GLS y LEC. Entrega de código, scripts, reportes y documentación técnica.

Diseño Físico (Layout) de Circuitos Integrados Analógicos.

Docente:
Ing. Eluani Lucas.

Duración: 36hs.

Contenido Mínimo:
Fisica del solido, proceso de semiconductores planar. Diseño fisico. Efectos sobre el layout. Extraccion de parasitos. Optimizacion de compuertas y celdas unitarias de transistores. Diseño en frecuencia

Proyecto Integrador:
Optimizacion de compuertas en frecuencia.
Copyright 2017 - 2018 Fundación Fulgor. Todos los derechos reservados.