Se graduó de Ing. Electricista (UNS, 1983), de MSc. y PhD. in Electrical Engineering en COPPE – Universidade Federal do Rio de Janeiro, Brasil, en 1989 y 1993, respectivamente. Es Profesor en el Departamento de Ingeniería Eléctrica y Computadoras, Universidad Nacional del Sur e Investigador del Consejo Nacional de Investigaciones en Ciencia y Técnica (CONICET). Actualmente es Director de Investigación y Desarrollo de las Fundación FULGOR y la Fundación TARPUY.
Proyecto Integrador:
Amplificador Operacional Miller
Ing. Francisco Guillermo Gutiérrez Director de Robótica e IA - Fundación Fulgor Ingeniero electrónico y magíster en control automático con más de 20 años de experiencia liderando la innovación tecnológica. Combina su rol como Director del Centro de Automatización y Robótica (CUDAR-UTN) y CEO de una empresa de desarrollo de sistemas digitales complejos (Seltron) para impulsar, desde la Fundación Fulgor, proyectos de Robótica e Inteligencia Artificial con un firme compromiso social y de transferencia tecnológica.
Docente:
Marcelo Saiki.
Duración: 36hs.
Contenidos Mínimos.
Fundamentos de Sistemas Embebidos.
Comunicaciones en sistemas embebidos.
Periféricos. Control en Tiempo Real con FreeRTOS.Integración con ROS 2 usando micro-ROS.
Proyecto Integrador:
Robot móvil diferencial con firmware FreeRTOS + micro-ROS que publica odometría y recibe comandos de movimiento desde ROS 2.
Docente:
Ing. Bruno Tolaba.
Ing. Agustin Bean.
Duración: 36hs.
Contenido Mínimo:
Fundamentos de ROS 2. Modelado y SLAM. Navegación Autónoma con Nav2.
Proyecto Integrador:
Robot físico que navega de manera autónoma en un entorno real, usando ROS 2 (SLAM + Nav2) con el firmware embebido.
Docente:
Mgter.Ing. Francisco Guillermo Gutiérrez
Duración: 36hs.
Contenido Mínimo:
Modelado de sistemas dinámicos. Cinemática y dinámica de robots. Grados de libertad. Técnicas de control lineal en tiempo continuo. Control digital. Control óptimo (LQR, MPC).Integración de sensores avanzados (IMU, Lidar, cámaras) para la realimentación.
Proyecto Integrador:
Controlar un brazo robótico.
Ing. Bravo Ignacio: Ingeniero electrónico graduado en la UTN sede Córdoba. Exalumno y becario de la Fundación Fulgor.
Durante su experiencia en la industria de semiconductores —en empresas como Marvell, Lumentum y Celero Communications— se desempeñó en el diseño y la evaluación de algoritmos de procesamiento digital de señales aplicados a comunicaciones ópticas coherentes.
Ing. Saliba Joel: Ingeniero electrónico graduado en la UNC. Exalumno y becario de la Fundación Fulgor. Durante su experiencia en la industria de semiconductores —en empresas como Marvell y Celero Communications— se desempeñó en el diseño y la evaluación de algoritmos de procesamiento digital de señales aplicados a comunicaciones ópticas coherentes y a comunicaciones Ethernet para automóviles.
Duración: 128 hs
Contenido Mínimo:
Procesamiento digital de señales en paralelo. Conversores digitales-analógicos y analógicos-digitales. Revisión de conceptos básicos de física, ecuaciones de Maxwell y álgebra de Jones. Modulador óptico coherente. Laser. Receptor óptico coherente. Fibra óptica y modelado: dispersión cromática, retardo de grupo diferencial, dispersión por modo de polarización. Concepto de link budget. Compensación de dispersión cromática. Ecualizador adaptativo MIMO 4x4. Recuperación de portadora: adquisición y seguimiento. Normalizador de Gram Schmidt. Compensación de desperfectos de transmisión. Algoritmo BPS. Secuencia de startup.
Proyecto Integrador:
Caracterización de arquitectura de procesamiento digital de señales para comunicaciones ópticas coherentes basado en simulaciones.



Duración: 120 hs (8 meses, Abril-Diciembre 2026)
Contenido Mínimo:
Unidad 1: Fundamentos de Diseño RTL con SystemVerilog. Simulación básica.
Unidad 2: Desarrollo de testbenches, assertions, autochecking y debug de waveforms.
Unidad 3: Verificación funcional y análisis de cobertura. Métricas y cover properties.
Unidad 4: Linting y análisis estático. Automatización con TCL.
Unidad 5: Síntesis lógica. Constraints, optimización y análisis de potencia.
Unidad 6: Síntesis física. Floorplanning, placement, CTS, routing y timing closure.
Unidad 7: Gate Level Simulation (GLS) con timing real. Validación temporal.
Unidad 8: Verificación de equivalencia lógica (LEC) y flujo de ECO.
Proyecto Integrador:
Implementación completa de un módulo digital (FSM, FIFO, CRC o ALU) recorriendo el flujo ASIC completo: codificación RTL, verificación con assertions y cobertura, linting, síntesis lógica y física, GLS y LEC. Entrega de código, scripts, reportes y documentación técnica.